No:ES23-0167857
Verilog】SoC向けサブシステム開発
2023年04月中旬~長期
close 就業時間 8 : 45~17 : 30 休憩60分
7時間45分
20~20時間 / 月
3~4日
1~2週間程度出社後、週2~3日程度の在宅勤務併用 給与 時給 3,000円~3,200円
465,000円~496,000円+残業代
3200円の場合
5の仕事:月20日(週5×4週)
4の仕事:月16日(週4×4週) close 職種 設計(電気系) / 試作・実験・評価(電気系) 内容 ■受託開発企業でのお仕事です!
SoC向けサブシステムの開発を担当いただきます。
IPを組み合わせた特定機能の開発をお任せします。
IPの仕様把握、各IPの導入検証、機能仕様作成
RTL設計、実装、デバッグ、シミュレーション
Verilog、SystemVerilog、C言語、VCS 等 募集人数 3名
LSIの設計開発実務経験
RTL設計~検証まで一連の実務経験
SoCの開発経験
【五反田!在宅!Verilog】SoC向けサブシステム開発 • 都営浅草線 五反田 日本