Design & Verification Engineer (Project Member / Project Manager)

Mô tả công ty Chuyên các sản phẩm phần mềm, thiết kế linh kiện điện tử, bán sản phẩm. Loại công việc Điện - Điện tử - Điện lạnh Nội dung công việc INPUT

Is the specification required by the customer, and specific design verification work is carried out using the following languages.

OUTPUT

o Functional specifications (English)

o Implementation specifications (English)

o RTL (Verilog / SystemVerilog) Or (SystemC / C / C++)

o Verification strategy (English)

o Verification item table (English)

o Verification environment construction / verification scenario (SystemVerilog / SVA / UVM / C)

o Verification environment manual (English)

o Verification result report (English)

EXPECTATION

It is essential to be able to work autonomously to some extent without the support of our existing engineers. Kỹ năng cần thiết - Ngôn ngữ bắt buộc : Verilog

• u tiên người biết sử dụng ngôn ngữ SystemVerilog, Synopsys / Cadence Ngoại ngữ (1) Tiếng Nhật：Trung cấp kinh doanh Ngoại ngữ (2)